PCB布线中的走线策略

　　布线是PCB设计工程师最基本工作技能之一。走线好坏将直接影响到整个系统性能，大多数高速设计理论也要最终经过布线得以实现并验证，由此可见，布线在高速PCB设计中是至关重要。下面将针对实际布线中可能遇到一些情况，分析其合理性，并给出一些比较优化走线策略。主要从直角走线来阐述。
　　直角走线一般是PCB布线中要求尽量避免情况，也几乎成为衡量布线好坏标准之一，那么直角走线究竟会对信号传输产生多大影响呢？从原理上说，直角走线会使传输线线宽发生变化，造成阻抗不连续。其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化情况。
　　直角走线对信号影响就是主要体现在三个方面：一是拐角可以等效为传输线上容性负载，减缓上升时间；二是阻抗不连续会造成信号反射；三是直角尖端产生EMI。
　　传输线直角带来寄生电容可以由下面这个经验公式来计算：
　　C=61W(Er)[size=1]1/2[/size]/Z0
　　在上式中，C就是指拐角等效电容（单位：pF），W指走线宽度（单位：inch），εr指介质介电常数，Z0就是传输线特征阻抗。举个例子，对于一个4Mils50欧姆传输线（εr为4.3）来说，一个直角带来电容量大概为0.0101pF，进而可以估算由此引起上升时间变化量：
　　T10-90%=2.2*C*Z0/2 = 2.2*0.0101*50/2 = 0.556ps
　　通过计算可以看出，直角走线带来电容效应是极其微小。