PCB的基本布线原则

　　在高速PCB设计过程中，需要了解和遵循以下一些基本原则：
　　首先，在信号线的走线过程中，数字与模拟、高速与低速、大电流与小电流、高电压与低电压等不相容的信号线应相互远离，尽量避免长距离的平行走线，尽可能拉开线与线之间的间距以减少电容耦合和电感耦合，信号线与地线及电源线尽量不要交叉，防止产生阻抗不连续点，造成信号的反射。
　　其次，信号线在走线过程中不要有分支，否则会破坏导线特性阻抗的一致性，产生信号的谐波与反射现象，并造成信号能量以电磁波的形式发射出去，形成电磁干扰。此外，信号线在走线过程中的拐角不能采用90°直角，应该采用45°拐角或圆弧形拐弯。采用直角转弯的传输线中，在拐角处传输线的有效宽度增大，会产生不需要的寄生抄板电容，直角弯曲相当于在传输线上增加一个容性负载，拐角处的负载电容值可以由式（1）近似计算。此寄生电容不仅造成了传输线上特性阻抗的不连续和信号的反射，同时又增大了信号的上升时间，影响信号的品质。
　　（1）式中，w为传输线线宽，单位为inch;er为相对于空气的抄板电导率；Z0为高频特性阻抗，单位为Ω；C为拐角处的负载电容，单位为pF第三，在电源平面和地平面之间使用20-H法则。在高速PCB中，由于磁通耦合，射频电流会存在于电源平面的边缘。此种层间耦合作用称之为fring2ing。当采用高速逻辑及高频时钟信号时，电源平面间会互相耦合射频电流并幅射至空间中。为了减少电磁辐射，所有电源平面应较相邻之地平面小20H，其中，H是电源平面与之最近的地平面之间的距离，此规则即称为20-HRule。磁通分布临界效应发生在10-H左右，采用20-Hrule可以实现约70%之通量边界（fluxboundary），若要达到98%之通量则边界须100-H。
　　在使用20Hrule时，若有元件的power接脚处在Power平面的缩进无铜箔区域内时，power平面可以突出一点以连接至该组件，在此处可以突破20Hrule的限制。此外还需注意的是，当使用20-HRule时，在相邻于Power层的信号层上，任何处于Power平面缩进无铜箔区域上的信号布线应重新布线，使其可相邻于一个完整的Power平面。
　　第四，对时钟信号线、差分信号线、复位信号线等关键信号线在布线时应遵循"3W法则"。"3W法则"是指信号线间的分隔距离应三倍于信号线抄板的宽度，由中线量到中线进行测量。或表述为信号线之间的分隔距离应两倍于单一信号线的宽度。